This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PAT-NO:

JP407111095A

DOCUMENT-IDENTIFIER:

JP 07111095 A

TITLE:

BOOSTER CIRCUIT AND NON-VOLATILE

SEMICONDUCTOR STORAGE

DEVICE PROVIDED WITH BOOSTER CIRCUIT

COUNTRY

N/A

PUBN-DATE:

April 25, 1995

INVENTOR - INFORMATION:

NAME

TANZAWA, TORU TANAKA, TOMOHARU NAKAMURA, HIROSHI TANAKA, YOSHIYUKI

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

APPL-NO: JP05354151

APPL-DATE:

December 28, 1993

INT-CL (IPC): G11C016/06, G05F001/00, H02M003/07

ABSTRACT:

PURPOSE: To provide a booster circuit which can improve power efficiency while an output potential is low, and can shorten a rising time of a boosting potential.

CONSTITUTION: In a booster circuit boosting an input potential up to a prescribed potential, plural boosting cells 10 consisting of a capacitor and a switching element and a connection switching circuit 30 which switches a

connection state of the boosting cells 10 are provided. Boosting cell groups 20 constituted of one or plural boosting cells 10 connected in series are connected in parallel to an output, also the number of the boosting cells 10 in the boosting cell groups 20 and the number of the boosting cell groups 20 are made variable.

COPYRIGHT: (C) 1995, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-111095

(43)公開日 平成7年(1995)4月25日


(51) Int.CL*	識別記号	庁内整理番号	ΡI			技術	表示箇所
G11C 16/06							
G05F 1/00	J	4237 – 5H					
H 0 2 M 3/07		8726-5H					
			G11C	17/ 00	309	D	
			客查請求	未請求	請求項の数3	FD (全 12 頁)
(21)出顧番号	特顧平 5-354151		(71)出願人	000003078			
				株式会	吐東芝		
(22)出顧日	平成5年(1993)12月28日			神奈川	以前中幸区境 /	町72番地	
			(72)発明者	丹沢 4	散		
(31)優先権主張番号	特膜平5-203351			神奈川県	以川崎市幸区小川	句東芝町 1	番地 株
(32) 優先日	平5 (1993) 8月17日	3		式会社	東芝研究開発 セン	ンター内	
(33) 優先権主張国			(72)発明者	田中 1	智時		
(00) 200				神奈川県川崎市幸区小向東芝町1番地 株			
					東芝研究開発セン		
			(72)発明者				
			(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		是川崎市幸区小河	前事学町 1	番魚 株
					東芝研究開発セン		щ-С //
			(7A) (P-90) A		新江 武彦	, ,	
			(1-2/10-2/)	π e ±±	ehtt Mis	最終	質に 続 く

(54) 【発明の名称】 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置

(57)【要約】

【目的】 出力電位が低い間の電力効率を上げることができ、昇圧電位立上がり時間を短縮することのできる昇 圧回路を提供すること。

【構成】 入力電位を所定の電位まで昇圧する昇圧回路において、キャパシタ及びスイッチング素子からなる複数個の昇圧セル10と、これらの昇圧セル10の接続状態を切換える接続切換之回路30とを設け、接続切換之回路30により、昇圧セル10を1個又は複数個直列に接続して構成する昇圧セル群20を出力に対して並列に接続し、かつ昇圧セル群20内の昇圧セル10の数と昇圧セル群20の数を可変することを特徴とする。



【特許請求の範囲】

【請求項1】入力電位を昇圧して出力する複数個の昇圧 セルと、これらの昇圧セルの接続状態を切換える接続切 換え回路とを具備し、

前記接続切換え回路は、昇圧セルを1個又は複数個直列 に接続して構成する昇圧セル群を出力に対して並列に接 競し、かつ昇圧セル群内の昇圧セルの数と昇圧セル群の 数を可変するものであることを特徴とする昇圧回路。

【請求項2】昇圧用キャパシタと電荷転送ゲートで構成 される複数個の昇圧セルと、これらの昇圧セルの出力に 10 対して直列接続される数と前記昇圧用キャパシタの容量 の大きさを可変にする段数容量可変手段とを具備し、 前記段数容量可変手段は、出力電圧の低い間は、前記昇 圧用キャバシタの容量を大きく、出力に対して直列接続 される昇圧セルの数を小さくし、出力電圧の上昇と共 に、前記昇圧用キャパシタの容量を小さく、出力に対し て直列接続される昇圧セルの数を大きくするものである ことを特徴とする昇圧回路。

【請求項3】電源電圧よりも高い電圧を生じる昇圧回路 を備えた不揮発性半導体記憶装置において、

前記昇圧回路は、複数個の昇圧セルが直列接続された第 1及び第2の昇圧セル群と、第1及び第2の昇圧セル群 の接続状態を切換える接続切換え回路とを具備し、

前記接続切換え回路は、第1の昇圧セル群の出力端子と 第2の昇圧セル群の出力端子間に接続された第1のMO Sトランジスタと、第1の昇圧セル群の出力端子と第2 の昇圧セル群の入力端子間に接続された第2のMOSト ランジスタとからなり、

第1及び第2のMOSトランジスタは各々のゲートに入 力される信号電圧によって選択的にオンするものである 30 ことを特徴とする昇圧回路を備えた不揮発性半導体記憶 装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電位を昇圧するための 昇圧回路及びそれを備えた不揮発性半導体記憶装置に係 わり、特にEEPROM等の半導体集積回路装置の内部 に形成される昇圧回路の改良に関する。

[0002]

【従来の技術】従来、半導体不揮発性記憶装置(EEP ROM)においては、信号の書込みや消去時に電源電位 よりも高い電位を必要とするため、図18に示すような 複数の昇圧セルCLを直列接続した昇圧回路が用いられ ている。昇圧セルCLは、図19(a)(b)に示すよ うに、キャパシタCとスイッチング素子Qで構成されて いる。また、この昇圧回路の具体的構成を図20(a) に示し、それを駆動するためのクロックゆ、/ゆを図2 0(b)に示しておく。

【0003】この昇圧回路では、出力に対して直列接続 される昇圧セルの個数は必要とする高電位の大きさに応 50 と、これらの昇圧セルの出力に対して直列接続される数

じて固定され、一般にその個数を固定したまま駆動され る。従って従来の昇圧回路では、直列接続される昇圧セ ルの個数が予め固定された昇圧セルの個数より少数で十 分な期間、即ち昇圧電位立上がり期間において、不必要 に電力効率を落としている。このため、必要な電位にな るまでの時間が長くなるという問題があった。

2

[0004]

【発明が解決しようとする課題】このように、EEPR OM等の半導体集積回路装置に形成される従来の昇圧回 路においては、接続される昇圧セルの個数が予め固定さ れた昇圧セルの個数より少数で十分な期間において、不 必要に電力効率を落とし、昇圧電位立ち上がり時間が長 くなるという問題があった。

【0005】本発明は、上記事情を考慮してなされたも ので、その目的とするところは、出力電位が低い間の電 力効率を上げることができ、昇圧電位立上がり時間を短 縮することのできる昇圧回路及びこのような昇圧回路を 備えた不揮発性半導体記憶装置を提供することにある。 [0006]

【課題を解決するための手段】本発明は、上記課題を解 20 決するために、次のような構成を採用している。

【0007】即ち、本発明(請求項1)は、入力電位を 昇圧して出力する複数個の昇圧セルと、これらの昇圧セ ルの接続状態を切換える接続切換え回路とを備えた昇圧 回路において、接続切換え回路は、昇圧セルを1個又は 複数個直列に接続して構成する昇圧セル群を出力に対し て並列に接続し、かつ昇圧セル群内の昇圧セルの数と昇 圧セル群の数を可変するものであることを特徴とする。 【0008】ここで、本発明の望ましい実施態様として は、次のものがあげられる。

- (1) 昇圧セルの接続状態を昇圧回路の駆動中に切換える こと。
- (2) 昇圧セル群は、出力の方向に電荷を転送するように 位相のずれた複数のクロックにより駆動されること。
- (3) 接続切換え回路は、出力電位の上昇と共に昇圧セル 群中の昇圧セルの数を増やすものであること。
- (4) 接続切換え回路は、出力電位の上昇と共に昇圧セル 群中の昇圧セルの数を増やし、同時に昇圧セル群の数を 減らすものであること。
- (5) 接続切換え回路は、昇圧セル群の数がN個で、i (1≤i≤N)番目の昇圧セル群中の昇圧セルの数がM iであるとき、出力電位の上昇とともにMiの総和一定 になるようにNを減らすものであること。
 - (6) 接続の切換えは、予め設定された時間に行われるこ と。
 - (7) 接続の切換えは、外部コマンドによって行われるこ

【0009】また、本発明(請求項2)は、昇圧用キャ パシタと電荷転送ゲートで構成される複数個の昇圧セル

と昇圧用キャパシタの容量の大きさを可変にする段数容 量可変手段とを備えた昇圧回路において、段数容量可変 手段は、出力電圧の比較的低い間は、昇圧用キャパシタ の容量を大きく、出力に対して直列接続される昇圧セル の数を小さくし、出力電圧の上昇と共に、昇圧用キャバ シタの容量を小さく、出力に対して直列接続される昇圧 セルの数を大きくするものであることを特徴とする。

【0010】ここで、本発明の望ましい実施態様として は、次のものがあげられる。

- 昇圧セル群を有する昇圧回路において、第1の昇圧セル 群の出力が第2の昇圧セル群の入力になるように接続さ れるとき、第1の昇圧セル群の出力と昇圧回路の出力の 間に電荷転送ゲートを設ける。昇圧回路の出力電圧の比 較的低い間は、昇圧用キャパシタを駆動するクロックを 第1及び第2の昇圧セル群を昇圧回路の出力に対して並 列になるようにし、その結果、昇圧用キャパシタの容量 は比較的大きく、出力に対して直列接続される昇圧セル の数は比較的小さくできる。昇圧回路の出力電圧が比較 的大きくなったとき、昇圧用キャパシタを駆動するクロ 20 ックを第1及び第2の昇圧セル群を昇圧回路の出力に対 して直列になるようにし、即ち第1の昇圧セル群の出力 が第2の昇圧セル群の入力になるようにし、その結果、 昇圧用キャパシタの容量は比較的小さく、出力に対して 直列接続される昇圧セルの数を比較的大きくできる。
- (2) 出力に対して直列接続される昇圧セルの数と昇圧用 キャパシタの容量の大きさ変更は、昇圧回路の出力電圧 を検出して予め設定された基準電圧と比較することによ って行われること。
- (3) 出力に対して直列接続される昇圧セルの数と昇圧用 30 キャパシタの容量の大きさ変更は、予め設定された時間 に行われること。
- (4) 出力に対して直列接続される昇圧セルの数と昇圧用 キャパシタの容量の大きさ変更は、外部コマンドによっ て行われること。

【0011】また、本発明(請求項3)は、不揮発性半 導体記憶装置において、複数個の昇圧セルが直列接続さ れた第1及び第2の昇圧セル群と、第1及び第2の昇圧 セル群の接続状態を切換える接続切換え回路とを有する の出力端子と第2の昇圧セル群の出力端子間に接続され た第1のMOSトランジスタと、第1の昇圧セル群の出 力端子と第2の昇圧セル群の入力端子間に接続された第 2のMOSトランジスタとからなり、第1及び第2のM OSトランジスタは各々のゲートに入力される信号電圧 によって選択的にオンするものであることを特徴とす

【0012】ここで、本発明の望ましい実施態様として は、次のものがあげられる。

(1) 第1の昇圧セル群の出力端子を入力としブート出力 50 るので低電力化を達成することができる。

を第1のMOSトランジスタのゲートに与える第1のブ ート回路と、第1の昇圧セル群の出力端子を入力として ート出力を第2のMOSトランジスタのゲートに与える 第2のブート回路とを設け、第1及び第2のブート回路 に入力する信号によって第1及び第2のMOSトランジ スタを選択的にオンすること。

4

(2) ブート回路を次のように構成したこと。即ち、一端 にパルスV1が入力されるキャパシタC1と、一端にパ ルスV2が入力されるキャパシタC2と、第1の昇圧セ (1) 複数個の昇圧セルが直列接続された第1及び第2の 10 ル群の接続端子をソースに、キャバシタC1の他端をド レインに、昇圧回路の出力及びキャパシタC2の他端を ゲートに接続されるMOSトランジスタQn7と、第1の 昇圧セル群の接続端子をソースに、昇圧回路の出力をド レインに、キャパシタC1の他端をゲートに接続される MOSトランジスタQn8と、外部の低電位をソースに、 キャパシタC1の他端をドレインに接続され、昇圧回路 の出力を切換えるときに論理値を反転する信号をゲート に入力されるMOSトランジスタQn9と、外部の低電位 をソースに、キャパシタC2の他端をドレインに接続さ れ、論理値を反転することによって昇圧回路の出力を切 換える信号をゲートに入力されるMOSトランジスタQ n10 と、から構成すること。

[0013]

【作用】本発明によれば、昇圧回路の出力電位が低いう ちは多数の昇圧セルを出力に対して並列接続された昇圧 回路を用いることができ、これによって出力電位の低い 間、直列接続する昇圧セルの個数を固定したまま駆動さ れる従来の昇圧回路に比べ、電力効率を上げることがで きる。

【0014】例えば、昇圧セルをN個接続された昇圧回 路において、昇圧回路駆動開始時に昇圧セルをN個並列 接続しておくことによって、昇圧回路の負荷容量が回路 内容量に比べて十分大きい場合、昇圧セルをN個直列接 続された昇圧回路に比べて、原理的にN倍の供給電流を 得ることができる。これにより、昇圧電位立上がりが速 くなる。そして、電位の上昇と共に昇圧セルの並列接続 数を減らし、直列接続数を増やすことにより、必要な電 位を得ることができる。

【0015】このようにして、昇圧回路の電力効率を最 昇圧回路を備え、接続切換え回路は、第1の昇圧セル群 40 適にするように、昇圧回路を駆動開始時に少直列多並列 接続構成し、出力電位の上昇と共に多直列少並列接続構 成に編成していくことにより、従来の昇圧回路に比べ電 力効率が高効率になり、その結果、昇圧電位立上がり時 間は短縮される。また、この方法により出力レベルを可 変にすることも可能となる。

> 【0016】また、このような昇圧回路を具備した不揮 発性半導体記憶装置であれば、昇圧電位立上がり時間の 短縮によって高速化がはかれる。また、従来と同様の立 上がり時間の仕様の場合でも、セルの容量を小さくでき

[0017]

【実施例】以下、本発明の実施例を図面を参照して説明 する

(実施例1)図1は、本発明の第1の実施例に係わる昇圧回路の機略構成を示すブロック図である。この昇圧回路は、n個の昇圧セル10(CL1,CL2,~,CLn)と、接続切換え回路30とから構成されている。昇圧セル10は、前記図19に示すようにキャパシタとスイッチング素子等で構成されたものである。接続切換え回路30は多数のスイッチング素子からなるもので、1個又は複数個の昇圧セル10を直列接続して後述する昇圧セル群20を複数組構成し、これらの昇圧セル群20を出力に対して並列接続するもので、かつ昇圧セル群30内の昇圧セル10の数及び昇圧セル群20の数を可変し得るものとなっている。

【0018】このような構成において、駆動開始時刻も 0から時刻も1までは、図2(a)に示すように、n個 の昇圧セル10はそれぞれで1つの昇圧セル群20の構 成要素であり、それらは出力に対して互いに並列接続さ れて駆動される。

【0019】時刻t1で昇圧セル群20の構成及び接続が切換えられ、図2(b)に示すように、各昇圧セル群20は2個の直列接続される昇圧セル10で構成される。このとき、出力に対して互いに並列接続されて駆動される昇圧セル群20の数はn/2個となる。

【0020】時刻t2~tk-1で、同様に昇圧セル群2 0の構成及び接続が切換えられ、昇圧セル群20中の昇 圧セル10の数は増えていき、昇圧セル群20の数は減っていく。

【0021】時刻tk以降では、図2(c)に示すように、n個の昇圧セル10を全て出力に対して互いに直列接続される一個の昇圧セル群20が構成され、この昇圧セル群20が駆動される。

【0022】従来の昇圧回路は、前記図18に示すようにn個の昇圧セルで構成され、駆動開始時刻t0以降、出力に対して互いに直列接続される昇圧セルの数を一定にしたままで駆動される。

【0023】図3は、本実施例の昇圧回路の出力波形を 従来と比較して示す図である。昇圧回路の電力効率を最 適にするように、昇圧回路を駆動開始時に少直列多並列 40 接続構成し、出力電位の上昇と共に多直列少並列接続構 成に編成していくことによって、従来の昇圧回路に比べ 高効率になり、その結果、昇圧電位立上がり時間は短縮 されることを表している。

【0024】このように本実施例によれば、出力に対して並列接続する昇圧セル群20の数と、昇圧セル群20内の昇圧セル10の数を出力電位上昇と共に可変することにより、電力効率の向上をはかることができ、特に昇圧電位立上がり時間を短くすることができる。このため、EEPROMの昇圧回路に適用した場合、EEPR 50

6 OMの書込み及び消去時間の短縮に寄与することが可能 となる。

(実施例2)図4は、本発明の第2の実施例に係わる昇圧回路の機略構成を示すブロック図である。この昇圧回路は、2つの昇圧セル群20(A,B)、接続切換之回路30、出力電圧検出回路40で構成される。

【0025】昇圧セル群A、Bはそれぞれ、複数の昇圧 セル10で構成されている。接続切換え回路30は、こ れらの昇圧セル群の接続を切換え入力信号によって切換 2を行うものであり、例えばMOSトランジスタで構成 されている。出力電位検出回路40は、昇圧回路の出力 電位Vppを予め設定された電位と比較して、これらの電 下の大小に応じた論理値を出力するものである。

【0026】駆動開始以降、昇圧セル群Aの接続ノード N0は、接続切換え回路30によって昇圧セル群Bの接続ノードN1に接続され、これらの昇圧セル群A,Bは 出力に対して互いに並列接続されて駆動される。昇圧回 路の出力電位Vppが予め設定された電位より大きくなる と、出力電位検出回路40の出力はその論理値を反転

20 し、昇圧セル群Aの接続ノードN0 は接続切換え回路3 0によって昇圧セル群Bの接続ノードN2 に接続切換え られる。その結果、これ以降、これらの昇圧セル群A、 Bは出力に対して互いに直列接続されて駆動される。

【0027】このように本実施例によれば、出力電位が 低いときは昇圧セル群A、Bを並列接続して昇圧電位の 立上がりを速め、その後に昇圧セル群A、Bを直列接続 して十分な昇圧電位を得ている。従って、電力効率の向 上をはかることができ、第1の実施例と同様の効果が得 られる。

30 (実施例3) 図5は、本発明の第3の実施例に係わる昇 圧回路の概略構成を示すブロック図である。この昇圧回 路は、昇圧セル群20(CG1, ~, CG4)、接続切 換え回路30(S1, S2, S3)、接続切換えカウン タ50で構成されている。

【0028】接続切換えカウンタ50は駆動開始からの時間をカウントするもので、その時間が予め設定された時間より長くなると、接続切換えカウンタ50の出力はその論理値を反転する。駆動開始以降、昇圧セル群CG1の接続ノードN10は、接続切換え回路S1によって昇圧セル群CG2の接続ノードN11に接続され、同様にN20はN21に、N30はN31にそれぞれ接続される。

【0029】駆動開始時刻から予め設定された第1の時間が経つと、昇圧セル群CG1, CG2及び昇圧セル群CG3, CG4の接続がそれぞれ接続切換え回路S1, S2によってN10はN12に、N20はN22にそれぞれ切換えられる。その結果、昇圧セル群CG1, CG2中の昇圧セルを直列接続された第1の昇圧セル群と昇圧セル群CG3, CG4中の昇圧セルを直列接続された第2の昇圧セル群とが並列に接続された回路構成に編成される。

【0030】駆動開始時刻から予め設定された第2の時

間が経つと、接続切換え回路S3によってN30はN32に 接続され、その結果、第1の昇圧セル群と第2の昇圧セ ル群は出力に対して互いに直列接続される。即ち、昇圧 回路駆動開始時刻から予め設定された第2の時間経過以 降、第1の昇圧セル群中の昇圧セルと第2の昇圧セル群 中の昇圧セルが全て出力に対して互いに直列接続される 単一の昇圧セル群で構成される。

7

【0031】このように本実施例では、昇圧セル群CG 1, ~, CG4の接続関係を、駆動開始時から順に、昇 圧セル群CG1, ~, CG4の並列接続構成、昇圧セル 10 群CG1、CG2の直列接続回路と昇圧セル群CG3、 CG4の直列接続回路との並列接続構成、昇圧セル群C G1, ~, CG4の直列接続構成、と切換えることによ り、電力効率の向上をはかることができる。

(実施例4)図6は、本発明の第4の実施例に係わる昇 圧回路の機略構成を示すブロック図である。この昇圧回 路は、n個の昇圧セル10(C1, ~, Cn)、接続切 換え回路30 (S1, ~, S1)、コマンドバッファ6 0、入力バッファ70で構成される。

【0032】接続切換え回路30は、第3の実施例のそ 20 れを拡張したものであり、時間の経過と共に順次、1個 の昇圧セルからなる昇圧セル群をn個並列、2個の昇圧 セルからなる昇圧セル群を n/2個並列、4個の昇圧セ ルからなる昇圧セル群を n/4個並列、…と切換えるも のとなっている。

【0033】この回路では、駆動開始時刻以降に入力バ ッファ70に外部コマンドが入力されると、コマンドバ ッファ60を通して接続切換え回路30により昇圧セル 10間の接続が切換えられる。そして、その入力の度に 昇圧回路の出力に対して並列接続される昇圧セル群の数 30 が減っていく。

(実施例5)図7は、本発明の第5の実施例に係わる昇 圧回路を示すもので、接続切換之回路30を具体的に表 した回路構成図である。複数の昇圧セルからなる2つの 昇圧セル群20 (CG1, CG2) に対してスイッチン グ素子としてのn MOSトランジスタQn3, Qn4が接続 されている。

【0034】nMOSトランジスタQn3, Qn4は、昇圧 セル群CG1、CG2の昇圧回路出力に対する接続を切 換えるために設けられており、接続又は切離される接続 40 ノードにこれらのソースとドレインが接続されている。 即ち、第1のMOSトランジスタQn3のソースは第1の 昇圧セル群CG1の出力端子に、ドレインは第2の昇圧 セル群CG2の出力端子に接続されている。第2のMO SトランジスタQn4のソースは第1の昇圧セル群CG1 の出力端子に、ドレインは第2の昇圧セル群CG2の入 力端子に接続されている。

【0035】nMOSトランジスタQn3, Qn4の各々の ゲートには、高電位Vqq、低電位Vss、pMOSトラン ジスタQp1, Qp2、nMOSトランジスタQn1, Qn2で 50 出力波形である。このブート回路は、一端にパルスV1

構成されるフリップ・フロップの2出力のそれぞれに接 続されている。そして、接続切換えカウンタ50の出力 はフリップ・フロップの一方の入力端に直接、またイン バータIを介して他方の入力端に供給されている。

8

【0036】 このような構成においては、接続切換えカ ウンタ50の出力がハイであるときにQn3はオンしてお り、一方Qn4はオフしている。従って、昇圧セル群CG 1, CG2は、昇圧回路の出力に対して並列接続され る。次に、接続切換えカウンタ50の出力の論理値が反 転しローとなると、Qn3はオフし、Qn4はオンする。そ の結果、昇圧セル群CG1, CG2は、昇圧回路の出力 に対して直列接続に切換えられる。

(実施例6)図8は、本発明の第6の実施例に係わる昇 圧回路を示すもので、接続切換え回路を具体的に表した 別の回路構成図である。この回路は、昇圧セル群の接続 切り換えのためのMOSトランジスタにブート回路を設 けたものである。

【0037】nMOSトランジスタQn5、Qn6は、昇圧 セル群CG1, CG2の昇圧回路出力に対する接続を切 換えるために設けられており、接続又は切離される接続 ノードにこれらのソースとドレインが接続されている。 即ち、Qn5のソースは第1の昇圧セル群CG1の出力端 子に、ドレインは第2の昇圧セル群CG2の出力端子に 接続されている。Qn6のソースは第1の昇圧セル群CG 1の出力端子に、ドレインは第2の昇圧セル群CG2の 入力端子に接続されている。

【0038】nMOSトランジスタQn5のゲートには昇 圧セル群CG1の出力端子(接続ノードN)の電位を入 力とするブート回路80(BT1)の出力が印加され、 n MOSトランジスタQn6のゲートには昇圧セル群CG 1の出力端子の電位を入力とするブート回路80 (BT 2) の出力が印加される。そして、これらのBT1, B T2は出力電位検出回路40の出力により制御されるも のとなっている。

【0039】出力電位検出回路40は、昇圧回路の出力 電位Vppを予め設定された電位と比較して、これらの電 圧の大小に応じた論理値を出力する。昇圧回路の出力電 位Vppが予め設定された電位より低い間、BT1の出力 は昇圧セル群CG1の接続ノードNの電位のブート電位 となり、BT2の出力は低電位となり、Qn5はオン、Q n6はオフとなる。従って昇圧セル群CG1, CG2は、 昇圧回路の出力に対して並列接続される。

【0040】次に、昇圧回路の出力電位Vppが予め設定 された電位より高くなると、出力電位検出回路40の出 力の論理値が反転し、Qn5はオフ、Qn6はオンとなる。 その結果、昇圧セル群CG1, CG2は、昇圧回路の出 力に対して直列接続に切換えられる。

【0041】図9は、図8のブート回路の具体的な例を 示す回路構成図である。図10は、このブート回路の入 が入力されるキャパシタC1と、一端にパルスV2が入 力されるキャパシタC2と、昇圧セル群CG1の接続ノ ードN1をソース、キャパシタC1の他端をドレイン、 本回路の出力及びキャパシタC2の他端をゲートに接続 されるnMOSトランジスタQn7と、昇圧セル群CG1 の接続ノードN1をソース、本回路の出力をドレイン、 キャパシタC1の他端をゲートに接続されるnMOSト ランジスタQn8と、外部の低電位をソース、キャパシタ C1の他端をドレイン、本回路の出力を切換えるときに 論理値を反転する信号VOをゲートに接続されるnMO 10 SトランジスタQn9と、外部の低電位をソース、キャパ シタC2の他端をドレイン、論理値を反転することによ って本回路の出力を切換える信号VOをゲートに接続さ れるのnMOSトランジスタQn10と、で構成されてい

【0042】但し、本回路の出力を切換えるときに論理 値を反転する信号VOがハイであるときは、キャパシタ C1, C2の一端に入力されるパルスV1, V2はロー にしておく。VOがローになってから、パルスV1,V 2が同時にハイにならないように交互にハイ、ローを繰 20 り返していくと、本回路の出力は昇圧セル群CG1の接 続ノードN1のブート電位に近づいていく。

【0043】このようなブート回路を用いれば、スイッ チング用MOSトランジスタのソースに与えられる電位 が多数の昇圧セルにより昇圧されて高くなった場合で も、該MOSトランジスタのゲート電位をソースに対し て十分に高くすることができ、該MOSトランジスタを 介して出力される昇圧電位の低下を防止することができ

昇圧回路の具体的構成を示す回路構成図である。 基本的 な構成は図20に示した従来回路 (IEEE Journal of So lid-State Circuits, vol.SC-11, No. 3, June 1976, p374 -378) と同様であるが、本実施例ではこれに加えて、段 数容量可変手段が設けられている。

【0044】 昇圧用キャパシタQD1~QD4と電荷転送ゲ ートQn5~Qn8で4つの昇圧セルが構成され、各々の昇 圧セルにはQn1~Qn4を介して電源Vccがそれぞれ印加 される。

【0045】ここで、各々の昇圧セルは前記図19 (a) に示したものと等価であり、第1の昇圧セル(Q D1, Qn5, Qn1) のノードN2 は第2の昇圧セル (QD 2, Qn6, Qn2) のノードN1 に接続され、第2の昇圧 セルのノードN2 は第3の昇圧セル(QD3、Qn7、Qn 3) のノードN1 に接続され、第3の昇圧セルのノード N2 は第4の昇圧セル (QD4, Qn8, Qn4) のノードN 1 に接続され、第4の昇圧セルのノードN2 は出力端に 接続されている。ここまでは、従来の回路構成と同様で

タQn9を介して出力端に接続され、第2の昇圧セルのノ ードN1 はトランジスタQn10 を介して出力端に接続さ れ、第3の昇圧セルのノードN1 はトランジスタQn11 を介して出力端に接続されている。また、第1~第3の 昇圧セルの各々のノードN3 には、NANDゲートG (G1 ~G10), インバータI(I1~I5), 遅延回 路D(D1 , D2)からなる論理回路を介して駆動パル スφοnが印加され、第4の昇圧セルのノードN3には駆 動パルスøが印加されている。

10

【0047】駆動パルスφon、φは昇圧回路を駆動する ための駆動パルスであり、oonが図12に示すように、 NANDゲートG11, インバータ I (I 6 ~ I 9) から なるリングオシレータの入力信号であり、またøがリン グオシレータの出力信号である。

【0048】このような構成において、φonがローから ハイに変わると発振が始まり、昇圧回路の駆動中にはゆ onがハイに固定される。 φonがローからハイに変わって 時間で1 が経過するまでは、電荷転送ゲートである n M OSトランジスタQn8~Qn11 がオン、Qn5~Qn7がオ フするため、DタイプnMOSトランジスタで構成され る4つの昇圧用キャパシタQDI~QD4は、それぞれ出力 に対して並列に駆動される。

【0049】その後、時間で2が経過するまでは、電荷 転送ゲートQn5、Qn7、Qn8、Qn10 がオン、Qn6、Q n9, Qn11 がオフするため、キャパシタQD1, QD2とQ DB、QD4はそれぞれ昇圧セル群を構成し、昇圧回路はこ れら昇圧セル群を並列にして駆動される。より具体的に は、キャパシタQD1の電荷をQD2に転送した後、QD2の 電荷を出力端に供給することにより、結果として第1及 (実施例7)図11は、本発明の第7の実施例に係わる 30 び第2の昇圧セルを直列接続したことになる。同様に、 キャパシタ QD3の電荷を QD4に転送した後、 QD4の電荷 を出力端に供給することにより、結果として第3及び第 4の昇圧セルを直列接続したことになる。

> 【0050】さらに、時間で2 が経過した以降は、キャ パシタQD1~QD4は出力に対して直列に接続される。こ の場合も、キャパシタQD1~QD3の電荷をQD4に順次転 送した後、QIAの電荷を出力端に供給することにより、 結果として第1~第4の昇圧セルが直列接続されたこと になる。ここで、時間 〒1 及び 〒2 は予め設定されてい 40 る。

【0051】このように本実施例では、可変クロックに よって昇圧セルの出力に対する接続状態を切り換えるこ とができ、従って第1の実施例と同様の効果が得られ る。なお、ここでは4つの昇圧セルで構成される昇圧回 路の例を述べたが、これに限らず任意の数の昇圧セルで 構成される昇圧回路に適用できるのは勿論である。

(実施例8)図13は、本発明の第8の実施例に係わる 昇圧回路の具体的構成を示す回路構成図である。各々の 昇圧セルは前記図19(b)に示したものと等値であ

【0046】第1の昇圧セルのノードN1 はトランジス 50 り、QD (QD5~QD20)はキャパシタ、Qn (Qn12

~Qn35) はn M O S トランジスタを示し、特に段数容量可変手段としてQD5~QD10 及びQn12 ~Qn20 を付加したことを特徴としている。なお、この種の昇圧回路の基本原理は、文献 (ISSCC 89 SESSION 10 THAM 10.3 p132-133) に開示されている。

【0052】駆動バルスφ11~φ14は、図14(a)に 示すように、NANDゲートG(G12~G21)、インバ ータI(I10~I14)及び遅延回路D2からなる論理回 路の出力として与えられる。駆動バルスφ21~φ25は、 図14(b)に示すように、NANDゲートG(G22~10る。 G29)、インバータI(I15~I21)及び遅延回路D3 からなる論理回路の出力として与えられる。 φ2

【0053】駆動パルスφ16~φ17は、図15(a)に示すように、NANDゲートG(G30~G33)、インバータI(I22~I24)及び遅延回路D4からなる論理回路の出力として与えられ、駆動パルスφ26~φ27は、図15(b)に示すように、NANDゲートG(G34~G*

*37)、インバータI(I25~I27)及び遅延回路D5からなる論理回路の出力として与えられる。

12

【0054】また、これらの回路に入力される駆動バルス φR1~ φR4は、図16(a)に示すように、NAND ゲートG(G38, G40, G41)、NORゲートG(G39, G42)、インバータI(I28~I37)及び遅延回路 D(D6~D8)からなるリングオシレータの出力から与えられる。さらに駆動バルス φ on1を図16(b)に示すように遅延回路 D8を介して与えられる

【0055】そして、これらの駆動パルスφ11〜φ18, φ21〜φ28は、図17で表わされる波形を持つリングオ シレータの出力φR1〜φR4を用いて、下記の(表1)の ように表わすことができる。

[0056]

【表1】

時刻									
1 `									
		0≤t<τ0	τ0 ≤ t < τ	τ≤ t					
	Ø11	øR1	øR1	øR2					
	ø12	øR1	øR2	øR1					
Ì	ø13	ø R1	ø R 2	ø R2					
収	φ14	ØR1	ØR1	φR1					
	ø1 5	øR2	øR2	ø R 2					
動	ø16	ø R 2	L	L					
]	φ17	øR2	øR1	L					
パ	ø18	øR2	L	L					
1	ø21	ø R 4	ØR 4	øR3					
ル	ø 22	L.	øR3	ø R 4					
	#23	L	L	øR3					
ス	ø 2 4	L	ø R 4	ø R 4					
	#25	φR3	øR3	øR3					
	ø 26	ø R 3	L	L					
	ø.27	φR3	øR4	L					
	ø 28	ø R 3	L	L					

ここで、(表1)においてもは昇圧回路の駆動開始時刻から測られた時間を表す。従って、昇圧回路の駆動開始から(ゆの1 がローからハイに変わってから)時間で0が経過するまでは、DタイプnMOSトランジスタで構成される4つのキャパシタQD12, QD14, QD16, QD18が、それぞれ出力に対して並列に接続され、その後時間でが経過するまでは、キャパシタQD12, QD14とQD16, QD18はそれぞれ昇圧セル群を構成し、昇圧回路はこれら昇圧セル群を並列にして駆動される。さらにそれ以降は、これら4つのキャパシタは出力に対して直列に駆動される。

40%【0057】このように本実施例では、可変クロックによって昇圧セルの出力に対する接続状態を切り換えることができ、従って第1の実施例と同様の効果が得られる。なお、ここでも昇圧セルの数は何等限定されず、任意の数の昇圧セルで構成される昇圧回路に適用できるのは勿論である。

【0058】以上述べた第1~第8の実施例の昇圧回路は、例えば特開平1-173654号公報の第9図に示される如きNAND型不揮発性メモリに用いられる昇圧回路に変えて用いることが可能である。また、NAND型不揮発 **50 性メモリに限らず、NOR型不揮発性メモリでもよく、

13

要は、昇圧回路を具備する半導体装置に対して本発明は 適用可能である。その他、本発明の要旨を逸脱しない範 囲で、種々変形して実施することができる。

[0059]

【発明の効果】以上詳述したように本発明によれば、昇 圧セル群の並列接続数及び昇圧セル群内の昇圧セル数を 可変する構成としているので、特に出力電位が低いうち は多数の昇圧セルを出力に対して並列接続された昇圧回 路とすることにより、出力電位が低い間の電力効率を上 げることができ、昇圧電位立上がり時間を短縮し得る昇 10 示す図。 圧回路、及びこのような昇圧回路を備えた不揮発性半導 体記憶装置を実現することが可能となる。

【図面の簡単な説明】

【図1】第1の実施例に係わる昇圧回路の概略構成を示 すブロック図。

【図2】第1の実施例における昇圧セル群の接続状態を 示す模式図。

【図3】第1の実施例における出力波形を従来と比較し て示す特性図。

【図4】第2の実施例に係わる昇圧回路の概略構成を示 20 すブロック図。

【図5】第3の実施例に係わる昇圧回路の概略構成を示 すブロック図。

【図6】第4の実施例に係わる昇圧回路の概略構成を示 すブロック図。

【図7】第5の実施例に係わる昇圧回路を示すもので、 接続切換え回路の具体的構成を示す回路構成図。

【図8】第6の実施例に係わる昇圧回路を示すもので、 接続切換え回路の具体的構成を示す回路構成図。

【図9】図8の昇圧回路に用いたブート回路の具体的構 30 80…ブート回路 成を示す回路構成図。

【図10】図9のブート回路における各部の信号波形

14

【図11】第7の実施例に係わる昇圧回路の具体的構成 を示す回路構成図。

【図12】第7の実施例における駆動パルス波形を示す 図.

【図13】第8の実施例に係わる昇圧回路の具体的構成 を示す回路構成図。

【図14】第8の実施例における駆動パルス生成回路を

【図15】第8の実施例における駆動バルス生成回路を 示す図。

【図16】第8の実施例における駆動パルス生成回路を 示す図。

【図17】第8の実施例における駆動パルス波形を示す 図.

【図18】 従来の昇圧回路の機略構成を示すブロック 図.

【図19】従来の昇圧セルを示す回路構成図。

【図20】従来の昇圧回路のより具体的な回路構成及び クロック波形を示す図。

【符号の説明】

10…昇圧セル

20…昇圧セル群


30…接続切換え回路

40…出力電圧検出回路


50…接続切換えカウンタ 60…コマンドバッファ

70…入力バッファ


【図3】





【図4】





【図18】






















【図16】



(b)
$$\phi_{OHI} - \tau_0 - \phi_{OH2}$$

【図20】



フロントページの続き

(72)発明者 田中 義幸

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内